konfigurasi DHCP dan NAT

Konfigurasi Activity 7.4.2: "Challenge DHCP and NAT"


pengaturan Router ISP

Router>enable
Router#config
Configuring from terminal, memory, or network [terminal]?
Enter configuration commands, one per line. End with CNTL/Z.

Router(config)#hostname ISP
ISP(config)#interface serial 0/0/1
ISP(config-if)#ip address 209.165.201.2 255.255.255.252
ISP(config-if)#ip route 209.165.201.0 255.255.255.252 209.165.201.1


Pengaturan Router R1

Router>enable
Router#config
Configuring from terminal, memory, or network [terminal]?
Enter configuration commands, one per line. End with CNTL/Z.
Router(config)#hostname R1
R1(config)#interface serial 0/0/0
R1(config-if)#ip address 172.16.0.1 255.255.255.252
R1(config-if)#interface fastethernet 0/0
R1(config-if)#ip address 172.16.10.1 255.255.255.0
R1(config-if)#interface fastethernet 0/1
R1(config-if)#ip address 172.16.11.1 255.255.255.0
R1(config-if)#exit

R1(config)#router rip
R1(config-router)#network 172.16.0.0
R1(config-router)#version 2
R1(config-router)#exit

//Pengaturan DHCP//

R1(config)#interface fastethernet 0/0
R1(config-if)#ip dhcp excluded-address 172.16.10.1 172.16.10.3
R1(config)#interface fastethernet 0/1
R1(config-if)#ip dhcp excluded-address 172.16.11.1 172.16.11.3
R1(config)#interface fastethernet 0/0
R1(config-if)#ip dhcp pool R1_LAN10
R1(dhcp-config)#network 172.16.10.0 255.255.255.0
R1(dhcp-config)#default-router 172.16.10.1
R1(dhcp-config)#dns-server 172.16.20.254
R1(dhcp-config)#exit
R1(config)#interface fastethernet 0/1
R1(config-if)#ip dhcp pool R1_LAN11
R1(dhcp-config)#network 172.16.11.0 255.255.255.0
R1(dhcp-config)#default-router 172.16.11.1
R1(dhcp-config)#dns-server 172.16.20.254
R1(dhcp-config)#

Pengaturan Router R2

Router>enable
Router#config
Configuring from terminal, memory, or network [terminal]?
Enter configuration commands, one per line. End with CNTL/Z.
Router(config)#hostname R2
R2(config)#interface serial 0/0/0
R2(config-if)#ip address 172.16.0.2 255.255.255.252
R2(config-if)#interface serial 0/0/1
R2(config-if)#ip address 209.165.201.1 255.255.255.252
R2(config-if)#interface fastethernet 0/0
R2(config-if)#ip address 172.16.20.1 255.255.255.0
R2(config-if)#exit
R2(config)#ip route 0.0.0.0 0.0.0.0 209.165.201.2

R2(config)#router rip
R2(config-router)#network 172.16.0.0
R2(config-router)#default-information originate
R2(config-router)#version 2
R2(config-router)#exit

//Pengaturan NAT//

R2(config)#ip access-list standard NAT_ACL
R2(config-std-nacl)#permit 172.16.10.0 0.0.0.255
R2(config-std-nacl)#permit 172.16.11.0 0.0.0.255
R2(config-std-nacl)#exit
R2(config)#ip nat inside source static 172.16.20.254 209.165.201.30
R2(config)#ip nat pool NAT_POOL 209.165.201.128 209.165.201.130 netmask 255.255.255.252
R2(config)#ip nat inside source list NAT_ACL pool NAT_POOL overload
R2(config)#interface fastethernet 0/0
R2(config-if)#ip nat inside
R2(config-if)#interface serial 0/0/0
R2(config-if)#ip nat inside
R2(config-if)#interface serial 0/0/1
R2(config-if)#ip nat outside
R2(config-if)#exit

CISC (Complex Instruction Set Computer)

Pengertian

CISC adalah sebuah arsitektur dari set instruksi dimana setiap instruksi akan menjalankan beberapa operasi tingkat rendah, seperti pengambilan dari memory, operasi aritmetika, dan penyimpanan ke dalam memory, semuanya sekaligus hanya di dalam sebuah instruksi. Karakteristik CISC dapat dikatakan bertolak-belakang dengan RISC.

Sebelum proses RISC didesain untuk pertama kalinya, banyak arsitek komputer mencoba menjembatani celah semantik", yaitu bagaimana cara untuk membuat set-set instruksi untuk mempermudah pemrograman level tinggi dengan menyediakan instruksi "level tinggi" seperti pemanggilan procedure, proses pengulangan dan mode-mode pengalamatan kompleks sehingga struktur data dan akses array dapat dikombinasikan dengan sebuah instruksi. Karakteristik CISC yg "sarat informasi" ini memberikan keuntungan di mana ukuran program-program yang dihasilkan akan menjadi relatif lebih kecil, dan penggunaan memory akan semakin berkurang. Karena CISC inilah biaya pembuatan komputer pada saat itu (tahun 1960) menjadi jauh lebih hemat.

Memang setelah itu banyak desain yang memberikan hasil yang lebih baik dengan biaya yang lebih rendah, dan juga mengakibatkan pemrograman level tinggi menjadi lebih sederhana, tetapi pada kenyataannya tidaklah selalu demikian. Contohnya, arsitektur kompleks yang didesain dengan kurang baik (yang menggunakan kode-kode mikro untuk mengakses fungsi-fungsi hardware), akan berada pada situasi di mana akan lebih mudah untuk meningkatkan performansi dengan tidak menggunakan instruksi yang kompleks (seperti instruksi pemanggilan procedure), tetapi dengan menggunakan urutan instruksi yang sederhana.

Satu alasan mengenai hal ini adalah karena set-set instruksi level-tinggi, yang sering disandikan (untuk kode-kode yang kompleks), akan menjadi cukup sulit untuk diterjemahkan kembali dan dijalankan secara efektif dengan jumlah transistor yang terbatas. Oleh karena itu arsitektur -arsitektur ini memerlukan penanganan yang lebih terfokus pada desain prosesor. Pada saat itu di mana jumlah transistor cukup terbatas, mengakibatkan semakin sempitnya peluang ditemukannya cara-cara alternatif untuk optimisasi perkembangan prosesor. Oleh karena itulah, pemikiran untuk menggunakan desain RISC muncul pada pertengahan tahun 1970 (Pusat Penelitian Watson IBM 801 - IBMs)
Contoh-contoh prosesor CISC adalah System/360, VAX, PDP-11, varian Motorola 68000 , dan CPU AMD dan Intel x86.

Istilah RISC dan CISC saat ini kurang dikenal, setelah melihat perkembangan lebih lanjut dari desain dan implementasi baik CISC dan CISC. Implementasi CISC paralel untuk pertama kalinya, seperti 486 dari Intel, AMD, Cyrix, dan IBM telah mendukung setiap instruksi yang digunakan oleh prosesor-prosesor sebelumnya, meskipun efisiensi tertingginya hanya saat digunakan pada subset x86 yang sederhana (mirip dengan set instruksi RISC, tetapi tanpa batasan penyimpanan/pengambilan data dari RISC). Prosesor-prosesor modern x86 juga telah menyandikan dan membagi lebih banyak lagi instruksi-instruksi kompleks menjadi beberapa "operasi-mikro" internal yang lebih kecil sehingga dapat instruksi-instruksi tersebut dapat dilakukan secara paralel, sehingga mencapai performansi tinggi pada subset instruksi yang lebih besar.

Mengapa CISC?

• Jumlah instruksi yang banyak dan instruksi yang lebih kompleks.
• Dua alasan utama yang menjadi motivasi kecenderungan ini : adanya keinginan untuk menyederhanakan kompiler dan keinginan untuk meningkatkan kinerja.
• Alasan penting lainnya adalah harapan bahwa CISC akan menghasilkan program yang lebih kecil dan lebih cepat

Sumber:
http://en.wikipedia.org/wiki/Complex_instruction_set_computer

Superscalar

Salah satu jenis dari arsitektur, dimana superscalar adalah sebuah uniprocessor yang dapat mengeksekusi dua atau lebih operasi scalar dalam bentuk paralel. Merupakan salah satu rancangan untuk meningkatkan kecepatan CPU. Kebanyakan dari komputer saat ini menggunakan mekanisme superscalar ini.

Ada beberapa pendapat yang menguraikan tentang pengertian dari superscalar, antara lain:

1. Superscalar adalah sebuah inti prosesor yang mengeksekusi dua kali/lebih operasi scalar dalam bentuk paralel. Superscalar ini merupakan salah satu rancangan untuk meningkatkan kecepatan CPU.

2. Superscalar adalah sebuah prosesor yang memungkinkan eksekusi yang bersamaan dari instruksi yang banyak pada tahap pipeline yang sama sebaik tahap pipeline yang lain.

3. Superscalar adalah uniprocessor yang dapat mengeksekusi dua atau lebih operasi scalar dalam bentuk paralel.

Peristiwa menarik yang bisa dilakukan dengan metoda superscalar ini adalah dalam hal memperkirakan pencabangan instruksi serta perkiraan eksekusi perintah. Peristiwa ini sangat menguntungkan buat program yang membutuhkan pencabangan dari kelompok intruksi yang dijalankankannya. Program yang terdiri dari kelompok perintah bercabang ini sering digunakan dalam pemrograman. Contohnya dalam menentukan aktifitas yang dilakukan oleh suatu sistem berdasarkan umur seseorang yang sedang diolahnya, katakanlah jika umur yang bersangkutan lebih dari 18 tahun, maka akan diberlakukan instruksi yang berhubungan dengan umur tersebut, anggaplah seseorang tersebut dianggap telah dewasa, sedangkan untuk kondisi lainnya dianggap belum dewasa. Tentu perlakuannya akan dibedakan sesuai dengan sistem yang sedang dijalankan. Lalu apa yang dilakukan oleh CPU untuk hal ini? Komputer akan membandingkan nilai umur data yang diperolehnya dengan 18 tahun sehingga komputer dapat menentukan langkah dan sikap yang harus diambilnya berdasarkan hasil perbandingan tersebut. Sikap yang diambil tentu akan diambil berdasarkan pencabangan yang ada.

Pada CPU yang mendukung perintah pencabangan ini, CPU membutuhkan lumayan banyak clock cycle, mengingat CPU menempatkan semuanya pada pipeline dan menemukan perintah berikutnya yang akan dieksekusinya. Sirkuit untuk branch prediction melakukan pekerjaan ini bekerja sama dengan pipeline, yang dilakukan sebelum proses di ALU dilaksanakan, dan memperkirakan hasil dari pencabangan tersebut. Jika CPU berfikir bahwa branch akan menuju suatu cabang, biasanya berdasarkan pekerjaan sebelumnya, maka perintah berikutnya sudah dipersiapkan untuk dieksekusi berikut data-datanya, bahkan dengan adanya pipeline ini, bila tidak diperlukan suatu referensi dari instruksi terakhir, maka bisa dilaksanakan dengan segera, karena data dan instruksi yang dibutuhkan telah dipersiapkan sebelumnya..

Dalam hal speculative execution, artinya CPU akan menggunakan melakukan perhitungan pada pipeline yang berbeda berdasarkan kemungkinan yang diperkirakan oleh komputer. Jika kemungkinan yang dilakukan oleh komputer tepat, maka hasilnya sudah bisa diambil langsung dan tinggal melanjutkan perintah berikutnya, sedangkan jika kemungkinan yang diperkirakan oleh komputer tidak tepat, maka akan dilaksanakan kemungkinan lain sesuai dengan logika instruksi tersebut.

Contoh CPU yang telah menerapkan arsitektur superscalar : Intel Processors

• 486, Pentium, Pentium Pro

Superscalar Processor Design

• Use PowerPC 604 as case study

• Speculative Execution, Register Renaming, Branch Prediction

More Superscalar Examples

• MIPS R10000

• DEC Alpha 21264

Alasan desain Superscalar

Sebagian besar operasi menggunakan besaran/nilai skalar

Operasi ini memungkinkan peningkatan kinerja sistem hingga level tertentu

Organisasi Superscalar secara umum :

Superscalar Implementation

Proses fetch dari beberapa instruksi secara bersamaan.

Logika untuk menentukan ketergantungan sebenarnya yang meliputi nilai register

Mekanisme untuk mengkomunikasikan nilai tersebut.

Mekanisme untuk menginisialisasi instruksi paralel.

Tersedianya sumber untuk eksekusi paralel dari beberapa instruksi.

Mekanisme processing instruksi dengan urutan yg sesuai.

Pentium 4

80486 - CISC

Pentium – ada beberapa komponen superscalar

2 unit eksekusi integer yang terpisah

Pentium Pro – Full superscalar

Memperhalus models subsequent & Meningkatkan design superscalar

Pentium 4 Block Diagram

Pentium 4 Operation

Pengambilan instructions pada memory dari urutan static program

Menterjemahkan instruction menjadi satu atau lebih instruksi RISC dengan panjang yg tetap (micro-operations)

Meng-eksekusi micro-ops pada pipeline superscalar

micro-ops boleh dieksekusi tanpa berurutan

Memasukan hasil dari micro-ops ke register set dalam urutan orisinil program.

Penggabungan CISC (bagian terluar) dengan RISC (bagian terdalam)

Pada pipeline RISC terdapat 20 tahapan

Beberapa micro-ops memerlukan banyak tahapan eksekusi

Pipeline terpanjang

Pada x86 hingga Pentium ada 5 tahapan pipeline

Sumber:

http://aanbageet.blogspot.com/

http://tetti-ekadharma.blogspot.com/2008/12/superscalar-vs-superpipeline.html

http://dewi-biru.blogspot.com/2008/06/pengertian-superscalar-dan-pipeleine.html